方正证券电子行业事件点评报告：HBM4或与处理器3D堆叠，混合键合、TSV、散热需求提升

据Joongang.co.kr报道，SK海力士已开始招聘CPU和GPU等逻辑芯片设计人员，或希望将高带宽内存HBM4直接堆叠在处理器上。KAIST电气与电子系教授Kim Jung-ho表示这种存储器与处理器的直接堆叠会对散热带来挑战，如果散热问题能够比目前晚两到三代得到解决，HBM和GPU将能够在没有中介层的情况下进行堆叠。我们认为从结构上看，这一方案的核心变化就在于去掉目前CoWoS-S结构中的硅interposer（中介层），由目前的GPU/CPU/ASIC处理器与HBM在xy轴放置的这种2.5D结构，向二者在z轴直接堆叠的3D结构升级。

从增量环节来看，我们认为：

1） 混合键合hybrid-bonding设备用量提升：先进封装升级的一项核心指标就是凸显尺寸/间距的不断缩小，目前的倒装技术回流焊技术最小可实现40-50m左右的凸点间距，当凸点间距进一步缩小到20m时，目前部分龙头厂商采用TCB热压键合设备解决应力与热循环方面的问题，当凸点间距达到10m甚至无凸点（bumpless）的情况下，则需要用到混合键合设备。

2） TSV工艺难度和工序提升：硅通孔技术（TSV）是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的技术，通过垂直互联减小互联长度、信号延迟，降低电容、电感，实现芯片间的低功耗、高速通讯。在集成度提升的过程中，TSV的密度、孔径的深宽比会进一步提高，从而带来TSV制造工艺难度和工序数的提升。电镀填孔环节是TSV制造中难度较大的环节，TSV填充效果直接关系到后续器件的电学性能和可靠性，因此我们认为对相关的电镀设备、电镀液材料都会带来更多的挑战和机遇。

3） 散热需求提升：高性能算力芯片、高带宽内存的堆叠可能需要更复杂的方式解决散热问题，由于新技术、新产品目前还没有明确方案细则，但是从逻辑上推演我们认为芯片层间材料EMC（特种环氧树脂），以及芯片间（液冷/浸润）整体电源管理方案（PMIC）具有潜在升级空间。综上，我们看到未来随着封装集成度进一步提升，HPC领域算力芯片由目前主流的2.5D封装形式向3D升级是目前台积电、SK海力士、三星等龙头半导体厂商积极布局的方向。在节省中介层成本的情况下，对混合键合、TSV散热等环节带来更高要求，从而有望驱动相关环节供应链升级。

风险提示：投资人应当认真阅读《基金合同》、《招募说明书》等基金法律文件，了解基金的风险收益特征，并根据自身的投资目的、投资期限、投资经验、资产状况等判断基金是否和投资人的风险承受能力相适应。基金的过往业绩并不预示其未来表现，基金管理人管理的其他基金的业绩并不构成基金业绩表现的保证。基金有风险，投资需谨慎。

免责声明：转载内容来自机构研报摘要、公开权威媒体报道，仅供读者参考，版权归原作者所有，内容为作者个人观点，版权归原作者（机构研究员、媒体记者）所有，内容仅代表作者个人观点，与建信基金管理有限公司无关；不作为对上述所涉行业及相关股票、基金的推荐，也不构成投资建议。对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本公司不作任何保证或承诺，请读者仅作参考。如需购买相关基金产品，请关注投资者适当性管理相关规定，做好风险评测，选择与之相匹配风险等级的产品。本文只提供参考并不构成任何投资及应用建议。如您认为本文对您的知识产权造成了侵害，请立即告知，我们将在第一时间处理。

#如果科技股行情来了 要关注什么基金？#